有人曾表示，混合鍵合將成為自 EUV 以來半導體制造最具變革性的創新。事實上，它將對設計流程產生比 EUV 本身更大的影響，從封裝架構延伸到單元設計和布局。知識產權生態系統將發生巨大重塑，制造流程也將發生巨大重塑。2D 晶體管縮小的時代仍將繼續，但步伐緩慢，但混合鍵合將帶來芯片設計者思考 3D 的新時代。

在封裝史上，最后一次重大范式轉變是從引線鍵合到倒裝芯片。從那時起，更先進的封裝形式（例如晶圓級扇出和 TCB）一直是相同核心原理的漸進式改進。這些封裝方法都使用某種帶焊料的凸塊作為硅與封裝或板之間的互連。這些技術可以一直縮小到約 20 微米的間距。

到目前為止，我們在多部分先進封裝系列中討論的主要封裝類型和工藝流程已達到 220 微米到 100 微米規模，并且主要使用焊料作為各種小芯片銅互連之間的介質。為了進一步擴展，需要另一種范式轉變：采用混合鍵合的無凸塊互連。混合鍵合的尺寸超出了 10 微米互連間距，路線圖為 100 納米范圍，并且它不使用任何中介物（intermediary），例如具有更高電阻的焊料。

相反，不同芯片或晶圓的互連直接通過銅通孔連接。直接銅連接可以降低電阻，從而在向各種芯片發送數據時降低功耗。當與連接數量的數量級增加相結合時，需要對設計進行徹底的重新思考。

從上圖中，我們可以看到AMD 3D V-Cache的橫截面，它采用臺積電的SoIC-X的die-to-wafer混合鍵合。頂部和底部硅之間的鍵合界面是混合鍵合層，存在于硅芯片（silicon dies）的金屬層的頂部。混合鍵合層是一種電介質（現在最常見的是 SiO 或 SiCN），采用通常為亞 10 微米間距的銅焊盤和通孔進行圖案化。

電介質的作用是使每個焊盤絕緣，使得焊盤之間不存在信號干擾。銅焊盤通過硅通孔 (TSV) 連接到芯片金屬層。TSV 需要向堆棧中的其他芯片傳輸電源和信號。當底部芯片“面朝下”（face down）放置時，需要這些通孔來連接頂部芯片上的金屬層，穿過晶體管層到達底部芯片上的金屬層。

保持清潔至關重要，而且非常具有挑戰性。顆粒來自晶圓切割、研磨和拋光等許多步驟。任何類型的摩擦都會產生顆粒，這是一個問題，特別是因為混合鍵合涉及機械拾取芯片并將其放置在其他芯片的頂部。工具中存在大量來自芯片鍵合頭和芯片翻轉器的運動。顆粒是不可避免的，但有幾種技術可以減輕對良率的影響。

當然，定期進行晶圓清洗以去除污染物。然而，清潔是不完美的，并且不能一次性去除 100% 的污染物，因此最好首先避免污染物。混合鍵合所需的潔凈室比其他形式的先進封裝所需的潔凈室要先進得多。

四、芯片封裝清洗的污染物：

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。