因為專業
所以領先
Chiplet是半導體先進封裝集大成者
2.5D和3D封裝主要區別在于芯片的空間排列不同
Chiplet技術可將不同工藝和功能的芯片進行異質集成。這種技術設計的核心思想是先分后合,即先將單芯片中的功能塊拆分出來,再通過2.5D或3D等先進封裝方式將其集成為大的單芯片。2.5D和3D封裝的主要區別在于是否有芯片與芯片在垂直方向上的連接。2.5D封裝形式中,芯片的排列主要在RDL、高密度基板或Interposer上進行平面排布;3D封裝形式中,芯片的排列包含了芯片在垂直方向上的堆疊,芯片與芯片之間直接進行鍵合。2.5D封裝與3D封裝形式一般結合使用以滿足系統設計的要求。
圖表2:2.5D和3D封裝的主要區別在于是否有芯片與芯片在垂直方向上的連接
資料來源:SK Hynix,Yole Development,中金公司研究部
制程越先進且面積越大的SoC芯片,Chiplet封裝的成本優勢越明顯
先進制程、大面積、高產量下,Chiplet集成相對于SoC具有顯著優勢。如果僅考慮生產中的重復性工程費用(RE cost),制程提升后硅片缺陷導致的成本占比逐漸提升,5nm下800mm2的單片系統中,硅片缺陷導致的成本占比達50%以上,因此多芯片整合能節省更多成本。將一次性工程費用(NRE cost)考慮在內后,以800mm2的單片系統、2 Chiplet為例:14nm制程、50萬產量時,由于模塊整體面積較大,D2D接口和封裝等一次性開支占比較小,但是對于每個Chiplet來說,存在諸如掩模等較高的固定一次性開支,導致Chiplet集成相對SoC并沒有成本優勢。在5nm制程下,當產量達到200萬時,Chiplet集成的成本優則開始顯現。當系統面積更大時,隨著產量增加,Chiplet成本優勢將更早顯現。
圖表3:以800mm2單片系統、2 Chiplet為例,隨著制程發展和產量提升,Chiplet的成本優勢逐漸凸顯
資料來源:Yinxiao Feng and Kaisheng Ma《Chiplet Actuary: A Quantitative Cost Model and Multi-Chiplet Architecture Exploration》(2022),中金公司研究部
突破SoC面積限制,Chiplet可在一定程度上緩解“存儲墻”問題
Chiplet能夠突破SoC單芯片的面積制約,是系統算力的關鍵支撐。受步進式光刻機單次曝光區域大小限制,當前SoC單顆芯片的極限面積通常為800-900mm2,制約了單芯片系統總算力的提升,而采用Chiplet技術將多顆芯粒進行2.5D/3D集成,或將突破單顆SoC的面積限制。
Chiplet能夠提升通信帶寬,緩解“存儲墻”問題。傳統馮·諾依曼計算架構瓶頸下,計算系統算力同時受“功耗墻”“存儲墻”和“I/O墻”制約。在存儲系統中,從外部存儲、內部存儲、高速緩存到處理器,響應速度不斷增快,存儲容量不斷減少。其中,高速緩存介于內存和處理器之間,緩解二者速度不匹配的矛盾,按照速度遞減、容量遞增的順序可分為L1、L2和L3三部分。層層遞減的響應速度,加之存儲和互連帶寬的發展速度遠落后于處理器的計算算力,在數據頻繁的交換過程中,由通信帶寬和延遲構成的“存儲墻”就成為了限制算力的瓶頸。Chiplet采用高密度、高速封裝和互連設計,將處理器核心和存儲芯片通過3D堆疊技術等進行組合封裝,提升了計算和存儲、計算和計算之間的通信帶寬,緩解“存儲墻”問題,提升了芯片算力。
圖表4:高算力芯片突破路徑
資料來源:姚鵬《高算力芯片未來技術發展途徑》(2022),中金公司研究部
圖表5:馮·諾依曼架構瓶頸和“三墻”問題
資料來源:姚鵬《高算力芯片未來技術發展途徑》(2022),中金公司研究部
但Chiplet在功耗、散熱和面積上可能存在一些取舍
Chiplet性能突出,但在PPA上面臨一定的取舍。1)系統通信增加功耗:在Chiplet封裝中隨著堆疊的芯片數量增加,系統愈發復雜,用于芯片之間通信的損耗增加,因此會產生一定的功耗。2)狹小的空間對系統散熱提出了挑戰:芯片堆疊后,尤其是在3D堆疊中,芯片在工作中產生的大量熱量,在芯片之間間隔明顯減小的情況下,對系統散熱設計也提出了較高的挑戰;3)成熟制程下Chiplet成本優勢不明顯:隨著芯片面積增加,Chiplet成本優勢才開始顯現,但是在14nm制程下這種優勢并不顯著。在5nm制程下,當芯片面積大于700mm2時,Chiplet才開始具有顯著成本優勢。對于小面積的單芯片,Chiplet并非最優解。對于成熟制程和小面積SoC而言,目前采用chiplet技術的成本可能遠超單顆SoC的成本。
圖表6:2 Chiplet集成,14nm(左)和5nm(右)制程下標準化重復性成本(RE cost)和芯片面積的關系
資料來源:Yinxiao Feng and Kaisheng Ma《Chiplet Actuary: A Quantitative Cost Model and Multi-Chiplet Architecture Exploration》(2022),中金公司研究部
芯粒-先進芯片封裝清洗:
合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。
水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要,一旦選定,就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。
污染物有多種,可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣,通電后發生電化學遷移,形成樹枝狀結構體,造成低電阻通路,破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層,在PCB板表層下生長枝晶。除了離子型和非離子型污染物,還有粒狀污染物,例如焊料球、焊料槽內的浮點、灰塵、塵埃等,這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。
這么多污染物,到底哪些才是最備受關注的呢?助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中,它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分,焊后必然存在熱改性生成物,這些物質在所有污染物中的占據主導,從產品失效情況來而言,焊后殘余物是影響產品質量最主要的影響因素,離子型殘留物易引起電遷移使絕緣電阻下降,松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大,嚴重者導致開路失效,因此焊后必須進行嚴格的清洗,才能保障電路板的質量。
合明科技運用自身原創的產品技術,滿足芯片封裝工藝制程清洗的高難度技術要求,打破國外廠商在行業中的壟斷地位,為芯片封裝材料全面國產自主提供強有力的支持。
推薦使用合明科技水基清洗劑產品。
下一篇:超聲波清洗機用什么清洗劑