因為專業(yè)
所以領先
當今的 SoC 需要多樣化的功能和工作負載處理性能,因此很難將它們集成到單個芯片中。許多半導體制造公司也用單片硅生產(chǎn)大型產(chǎn)品,但這些產(chǎn)品通常是在尖端工藝節(jié)點制造的,因此成本高昂。
另一方面,如果將它們分開,僅靠傳統(tǒng)的封裝技術將無法成功地將它們商業(yè)化。英特爾之所以能夠將 PCH 封裝在 CPU 內(nèi)部,是因為它通過傳統(tǒng)封裝設計了解散熱、帶寬、功率要求和硅成本。
先進封裝是從SoC概念中增加集成度向在封裝上配置系統(tǒng)的轉變,是與延續(xù)摩爾定律的小型化+單片硅不同的做法。
隨著傳統(tǒng)芯片制造愈發(fā)趨近于物理極限,先進封裝市場增量越來越大。市場調研機構Yole數(shù)據(jù)顯示,2022 年先進封裝的市場總營收預計為443 億美元,預計到 2028 年將達 786 億美元,復合年均增長率將達到 10%。此外,先進封裝的市場比重將逐漸超越傳統(tǒng)封裝,成為封測市場貢獻主要增量。
其次,先進封裝不僅市場增量越來越大,“花樣”也越來越多。如今,這個傳統(tǒng)上屬于OSAT和IDM的領域,開始涌入來自不同商業(yè)模式的玩家,包括代工廠、設計廠商、基板/PCB供應商、EMS等企業(yè)均在進入先進封裝市場。例如,晶圓級封裝(WLP)技術如今主要由晶圓制造廠主導,2.5D/3D封裝技術則主要由封測企業(yè)和設計企業(yè)主導,基板/PCB供應商在面板級封裝(PLP)中起到關鍵作用。富士康和捷普等EMS廠商也在大力研發(fā)SiP等先進封裝技術。全產(chǎn)業(yè)鏈上下游企業(yè)齊頭涌入,恰恰說明了先進封裝技術的不可或缺。
一、先進封裝技術概述
先進封裝技術的概念很廣,包含了多種技術,倒裝(FlipChip),凸塊(Bumping),晶圓級封裝(Waferlevelpackge),2.5D封裝(interposer,RDL),3D封裝(TSV)等都屬于先進封裝技術,這些技術的聯(lián)合使用使得芯片的性能在晶體管尺寸不改變的前提下有了顯著的提升。各封測廠商也推出了自己的封裝技術平臺,如臺積電的InFO、CoWoS,日月光的FoCoS,Amkor的SLIM、SWIFT等。
FlipChip和Bumping是最早出現(xiàn)的先進封裝技術,也是后續(xù)一系列技術的基礎。FlipChip將芯片有源區(qū)面對著基板,通過芯片上呈陣列排列的Bumping實現(xiàn)芯片與襯底的互連,這使得互連長度大大縮短,減小了RC延遲,有效的提高了電性能。
RDL(再分布層)是將Die的引腳進行重新連接與分布,使連線路徑重新規(guī)劃,落到我們希望的區(qū)域,同時也可以獲得更高的觸點密度。
Interposer (中介層)指的是焊錫球和晶粒之間導電層。它的作用是擴大連接面,使一個連接改線到我們想要的地方。與再分布層作用類似。
TSV(硅通孔)使得可以將芯片堆疊使三維空間被利用起來。不同的Die上下堆疊在一起,TSV實現(xiàn)上下層Die的通信,并且TSV是上下層芯片的最短通信路徑。
無論是2.5D封裝(interposer,RDL)還是3D封裝(TSV),其目的都在于縮短信號傳輸距離,提高信號傳輸速度。
先進封裝是“超越摩爾”(More than Moore)時代的一大技術亮點。當芯片在每個工藝節(jié)點上的微縮越來越困難、也越來越昂貴之際,工程師們將多個芯片放入先進的封裝中,就不必再費力縮小芯片了。本文將對先進封裝技術中最常見的10個術語進行簡單介紹。
2.5D封裝是傳統(tǒng)2D IC封裝技術的進展,可實現(xiàn)更精細的線路與空間利用。在2.5D封裝中,裸晶堆?;虿⑴欧胖迷诰哂泄柰?TSV)的中介層(interposer)頂部。其底座,即中介層,可提供芯片之間的連接性。
2.5D封裝通常用于高端ASIC、FPGA、GPU和內(nèi)存立方體。將其大型FPGA劃分為四個良率更高的較小芯片,并將這些芯片連接到硅中介層。2.5D封裝由此誕生,并最終廣泛用于高帶寬內(nèi)存(HBM)處理器整合。
▲2.5D封裝示意圖
TSV技術是2.5D和3D IC封裝中的關鍵使能技術,半導體產(chǎn)業(yè)一直使用HBM技術生產(chǎn)3D IC封裝的DRAM芯片。
▲從3D封裝的截面圖可以看出,透過金屬銅TSV實現(xiàn)了硅芯片之間的垂直互連
將大型SoC分解為較小的小芯片,與單顆裸晶相比具有更高的良率和更低的成本。Chiplet使設計人員可以充分利用各種IP,而不用考慮采用何種工藝節(jié)點,以及采用何種技術制造。他們可以采用多種材料,包括硅、玻璃和層壓板來制造芯片。
與其他封裝類型相比,扇出技術提供了具有更多 I/O 的小尺寸封裝。
FOWLP技術是針對晶圓級封裝(WLP)的改進,可以為硅芯片提供更多外部連接。它將芯片嵌入環(huán)氧樹脂成型材料中,然后在晶圓表面建構高密度重分布層(RDL)并施加焊錫球,形成重構晶圓(reconstituted wafer)。
它通常先將經(jīng)過處理的晶圓切成單顆裸晶,然后將裸晶分散放置在載體結構(carrier structure)上,并填充間隙以形成重構晶圓。FOWLP在封裝和應用電路板之間提供了大量連接,而且由于基板比裸晶要大,裸晶的間距實際上更寬松。
七、芯片封裝清洗:
合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。
水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要,一旦選定,就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。
污染物有多種,可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣,通電后發(fā)生電化學遷移,形成樹枝狀結構體,造成低電阻通路,破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層,在PCB板表層下生長枝晶。除了離子型和非離子型污染物,還有粒狀污染物,例如焊料球、焊料槽內(nèi)的浮點、灰塵、塵埃等,這些污染物會導致焊點質量降低、焊接時焊點拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。
這么多污染物,到底哪些才是最備受關注的呢?助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中,它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分,焊后必然存在熱改性生成物,這些物質在所有污染物中的占據(jù)主導,從產(chǎn)品失效情況來而言,焊后殘余物是影響產(chǎn)品質量最主要的影響因素,離子型殘留物易引起電遷移使絕緣電阻下降,松香樹脂殘留物易吸附灰塵或雜質引發(fā)接觸電阻增大,嚴重者導致開路失效,因此焊后必須進行嚴格的清洗,才能保障電路板的質量。
合明科技運用自身原創(chuàng)的產(chǎn)品技術,滿足芯片封裝工藝制程清洗的高難度技術要求,打破國外廠商在行業(yè)中的壟斷地位,為芯片封裝材料全面國產(chǎn)自主提供強有力的支持。
推薦使用合明科技水基清洗劑產(chǎn)品。