一、先進封裝面臨的挑戰

隨著人工智能產業的發展，業界對高算力、高性能的 AI 芯片的需求日益提升。電子封裝對芯片起著機械支撐、環境保護、信號互連以及散熱等重要作用，為了滿足高性能 AI 芯片小型化和集成化的需求，先進封裝技術也隨之不斷發展。但在芯片服役環境日益復雜、芯片不斷堆疊以及異質異構集成等因素的影響下，先進封裝面臨諸如晶圓翹曲、電遷移、空洞裂紋以及疲勞失效等可靠性問題。

1. 晶圓翹曲

晶圓翹曲是指在晶圓重構工藝中，由于芯片和塑封料的熱膨脹系數（CTE） 不匹配而產生熱應力的積累，從而導致宏觀翹曲。晶圓翹曲不僅會嚴重影響后續磨削減薄、切割等封裝步驟的工藝精度，還會帶來界面分層、焊點斷裂以及裂片等諸多可靠性問題 [35] 。隨著芯片集成化和大尺寸晶圓的使用，晶圓翹曲問題也愈發嚴峻，已成為影響先進封裝可靠性的主要挑戰之一。

解決晶圓翹曲是個復雜的工作，需要綜合考慮封裝工藝、封裝材料以及封裝檢測等因素的影響。在封裝工藝上，可通過優化封裝過程中溫度、濕度、冷卻速度以及氣壓等因素來減小熱應力的影響，降低晶圓翹曲的概率；在封裝材料上，可采用與晶圓 CTE 接近的封裝材料，從而減小熱失配的影響；在封裝檢測上，需要定時使用高精度檢測設備，及早發現晶圓翹曲問題并采取相應的調整措施。

2. 焊點可靠性

焊點是封裝中最重要的互連結構之一，起著電氣連接、溫度傳導以及機械支撐等重要作用。I/O 密度與凸點節距、結構的關系如圖 16 所示，隨著凸點節距不斷縮放，I/O 密度的持續提高會給焊點結構帶來愈發嚴峻的挑戰。

焊點的服役環境包括高溫、機械應力、冷熱循環、高密度電流等。其中高溫會導致焊點出現金屬間化合物（IMC）增厚、力學性能退化等現象，具體表現為柯肯達爾孔洞、裂紋擴展等失效形式；冷熱循環則會使得焊點產生疲勞蠕變等現象，從而導致焊點斷裂失效，失效是由于焊點與其他接觸結構的 CTE 不匹配導致的；機械應力包括隨機振動、加速度、沖擊以及拉伸剪切等作用力，在載荷力的作用下，如果焊點材料強度不足，則會出現焊點斷裂、破碎等失效現象；當焊點內部電流密度達到 10 4 A/cm 2 時，焊點易發生電遷移現象，隨著焊點尺寸的不斷縮小，焊點電遷移現象愈發明顯，并常伴隨著熱遷移現象，電遷移和熱遷移共同作用，導致凸點下金屬化層（UBM）耗盡、空洞裂紋、IMC 極性效應等失效現象。

焊點的服役環境是復雜多變的，往往面對的不只是一種環境載荷的作用，而是多種載荷的疊加，這導致失效形式難以預測。近年來已有不少學者基于多物理場耦合理論，采用有限元法（FEA）對焊點失效機理進行研究，為實際工況下焊點失效行為的預測提供理論參考。此外，焊點材料是保證焊點可靠性的重要因素之一，研發高可靠性擴散阻擋材料以及性能更優的焊料合金，可有效提高焊點服役壽命。

3. TSV 可靠性

TSV 技術是指在芯片與芯片以及晶圓與晶圓之間制作垂直通孔，并在通孔中填充銅、鎢、多晶硅等導電材料，從而實現垂直電氣互通。TSV 可縮短信號互連長度，減少信號傳輸過程中的寄生損耗和信號延遲，能夠滿足電子器件多功能化、集成化和小型化的要求。業內人士將 TSV 視為繼引線鍵合和倒裝芯片之后的第 3 代封裝技術。

目前 TSV 技術仍面臨諸多挑戰，如：硅和銅的CTE 存在較大差異，在制造 TSV 的過程中會產生較大的熱應力，從而導致開裂分層并影響器件的電性能；填充不完全或刻蝕工藝中的貝殼效應會導致 TSV 中出現空洞，從而使 TSV 的性能不能滿足工作要求；隨著結構密度的不斷提高，高密度 TSV 會導致熱量集中，從而引發一系列熱可靠性問題。

研究人員正從材料、結構、工藝等方面尋求解決以上問題的方案。在材料方面，通過研發新材料來抑制襯底損耗以及降低熱失配的影響；在結構方面，同軸空氣間隙 TSV 等新結構能降低整體的寄生電容和能量損耗；在工藝方面，田苗等 [37] 提出了一種通孔雙面分布填充的工藝，減小了 TSV 工藝的填充難度。TSV作為堆疊型封裝中最關鍵的技術之一，隨著未來新材料和新工藝的研發，將具有更廣闊的應用前景。

4. RDL 可靠性

RDL 是指在晶圓表面沉積金屬層和介質層，并形成金屬布線，對 I/O 端口進行重新布局，將其布局到新的區域，并形成面陣列排布。采用 RDL 能夠支持更多的 I/O 數量，使 I/O 間距更靈活、凸點面積更大。此外RDL 可以將不同種類的芯片連接在一起，在 3D 集成中，TSV 用于完成同種堆疊芯片的電氣互聯，而不同類型堆疊芯片的連接則需要 RDL 來實現。不同尺寸RDL 的應用范圍如圖 17 所示，不同線寬 / 間距（L/S）的 RDL 具有不同的應用范圍，目前主流 RDL 的 L/S仍在 5 μm 以上。

隨著半導體技術節點邁向 3 nm，高 I/O 密度對超細 L/S 和高密度 RDL 提出了巨大的挑戰，RDL 服役可靠性面臨諸多亟待解決的問題：（1）RDL 層中介電材料和銅線之間的 CTE 差異會導致溫度循環過程中的銅 / 介電界面失真，從而導致 RDL 走線開裂； （2）傳統的銅 RDL 直接覆蓋有機介質層，而不具有阻擋金屬層，這導致銅 RDL 間距小于 2 μm 時電場會迅速增加，銅會遷移到通常用作電絕緣體的有機電介質中，從而出現嚴重的電可靠性問題 [38] ； （3）晶圓翹曲和芯片偏移等工藝缺陷會影響 RDL 的 L/S，影響 RDL 的精度； （4）在 RDL 制造中面臨著共面性問題，芯片擠出問題會導致 RDL 的斷裂和開短路故障。

保證 RDL 可靠性的同時提升 RDL 的 L/S 已成為業界研究重點之一。要形成厚度均勻且分辨率高的RDL 層，需要材料、工藝、設備等的進一步發展和升級。在材料方面，需要研發合適的介電材料來減小其與銅線之間的 CTE 差異，從而減輕熱失配現象；在工藝和設備方面，需要設計更合適且精確的制程設備，Manz（亞智科技）公司推出了特殊的 RDL 濕法制程設備來處理沉重的基板和材料的翹曲問題。隨著未來RDL 工藝的完善，RDL 將在 FO 等先進封裝的發展中發揮更重要的作用。

二、先進芯片封裝清洗的污染物：

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。