三維（3D）封裝

3D 封裝（示意見(jiàn)圖 2）技術(shù)將 SiC 模塊的上橋臂直接疊加在下橋臂，上下疊加后可以減小橋臂中點(diǎn)的連接線（見(jiàn)圖 3），該封裝技術(shù)可將模塊寄生電感降至1 nH 以。

2010 年格勒諾布爾電氣工程實(shí)驗(yàn)室 VAGNON [9]利用 3D 封裝技術(shù)搭建了單相 400 V/40 A 高頻（HF）整流器及 Buck 變換器模塊。實(shí)驗(yàn)結(jié)果表明采用 3D 封裝技術(shù)后 IGBT 在關(guān)斷時(shí)僅有 10%的電壓過(guò)沖，且在導(dǎo)通時(shí)幾乎沒(méi)有欠壓。因此 3D 封裝技術(shù)可以基本消除共源極電感，同時(shí)共模電流也得到了很好的抑制。

2015 年，歐洲研發(fā)中心的 REGNAT [10] 提出了一種基于印刷電路板（PCB）嵌入式芯片技術(shù)的新型 3D 封裝。利用 PCOC（片上電源）技術(shù)將 SiC MOSFET 芯片嵌入 PCB 內(nèi)部實(shí)現(xiàn)較低的電感路徑和共模電容。

文獻(xiàn)搭建了如圖 4 所示的模塊，該模塊具有30 mm×30 mm×2 mm 厚的 PCB，上下表面為 105 μm銅平面，模塊邊緣有 16 個(gè)去耦電容。為了在阻抗測(cè)量期間對(duì)開(kāi)關(guān)狀態(tài)下的換向單元進(jìn)行建模，在前環(huán)和后環(huán)中未填充的芯片位置通孔的加和減端之間實(shí)現(xiàn)了短路。測(cè)量連接器位于兩個(gè)自由邊上，因此只需反轉(zhuǎn)模塊即可測(cè)量前換向環(huán)路和后換向洛普阻抗。測(cè)量結(jié)果為前環(huán)的功率環(huán)路電感為 0.23 nH，后環(huán)的電感為0.21 nH，因此采用嵌入式芯片技術(shù)的 PCOC 模塊可實(shí)現(xiàn)緊湊、高密度的功率模塊，同時(shí)可大幅降低回路的寄生電感，使其適用于具有快速導(dǎo)通和關(guān)斷時(shí)間的寬禁帶半導(dǎo)體器件（如 SiC 等）。

3D 封裝技術(shù)消除了模塊中的鍵合線，可以有效提高器件的功率密度，充分發(fā)揮 SiC 器件的高頻優(yōu)勢(shì)。同時(shí)采用 3D 封裝技術(shù)可以降低回路的寄生電感值，減小模塊體積，從而推進(jìn)電力電子器件走向高頻、高效、高功率密度。

三維（3D）封裝先進(jìn)芯片封裝清洗：

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。