扇出型晶圓級封裝工藝流程概述

扇出型晶圓級封裝（Fan - Out Wafer Level Package，FOWLP）是一種先進的封裝技術，在現代半導體封裝領域具有重要地位。

一、扇出型晶圓級封裝工藝流程介紹

扇出型晶圓級封裝技術旨在解決傳統封裝技術在應對高密度布線、高性能要求以及多芯片集成等方面的局限性。它能夠在芯片尺寸以外的區域進行I/O接點的布線設計，從而提高I/O接點數量，并且利用RDL（重分布層）工藝增加芯片可使用的布線區域，充分利用芯片有效面積以降低成本。這種封裝技術完成芯片錫球連接后，無需封裝載板便可直接焊接在印刷線路板上，有助于縮短信號傳輸距離，提高電學性能，能夠形成功率損耗更低、功能性更強的芯片封裝結構，因此被廣泛應用于系統級封裝（System in a Package，SiP）和3D芯片封裝等領域 。

二、扇出型晶圓級封裝工藝流程步驟

（一）基于不同工藝組合的流程

1. 面朝上的先芯片處理（Chip first - face up）

• 首先，將芯片以線路面朝上的方式放置。

• 接著采用RDL（重分布層）工藝構建凸塊，RDL工藝是扇出型封裝中的關鍵工藝，它通過在晶圓表面沉積金屬層和絕緣層形成相應的金屬布線圖案，對芯片的I/O焊盤重新布局。在這個過程中，可能會涉及到如在晶圓表面涂覆感光絕緣材料（如PI材料），使用光刻機進行曝光顯影，濺射Ti作為阻擋層和Cu作為導電的種子層，涂覆光刻膠曝光顯影后電鍍銅，最后剝離光刻膠并蝕刻Ti/Cu種子層等操作來完成RDL的制作。

• 然后讓I/O接觸點連接，通過這些連接實現芯片與外部的電氣連接。

• 最后對單元芯片進行切割，將封裝好的芯片從晶圓上分離出來。不過這種工藝由于需要利用化學機械拋光（CMP）將塑封層減薄，所以成本較高，一般封裝廠較少采用 。

2. 面朝下的先芯片處理（Chip first - face down）

• 芯片以線路面朝下的方式進行操作，與面朝上的先芯片處理的區別主要在于芯片帶有焊盤一側的放置方向不同。

• 先進行芯片的放置，然后進行相關的布線和連接操作，在移除載板并添加RDL制程時易造成翹曲，所以在工藝操作時需要提前防范。這種工藝在封裝廠應用較多，例如蘋果的A10處理器就采用了這種封裝工藝 。

3. 面朝下的后芯片處理（Chip last - face down）

• 首先在臨時膠帶表面進行RDL工藝，先構建好布線層。

• 之后通過面朝下的方式將芯片與RDL互連，在這個過程中要確保芯片與布線層的準確連接。

• 接著在注塑機中進行塑封，塑封的目的是保護芯片和內部的連接結構。

• 然后進行植錫球操作，錫球是芯片與外部電路板連接的重要部件。

• 最后完成切割，得到單個的封裝芯片。這種工藝先采用RDL工藝，可以降低芯片封裝制程產生的不合格率，目前在封裝廠應用也較多 。

• 
  

（二）通用流程步驟

1. 切割

• 從晶圓代工廠生產完成的晶圓經過測試后進入生產線，扇出型封裝的第一步是將來料晶圓切割成為裸晶。扇出型封裝的特點是將切割后的裸晶組合成為重構晶圓，重構晶圓上裸晶之間的距離相對更大，這有利于構造單位面積更大、輸入輸出（I/O）更多的芯片成品 。

2. 塑封、去除載片

• 在完成重構晶圓的貼片后，對重構晶圓進行塑封。塑封材料可以是環氧樹脂等，塑封的作用是固定和保護裸晶，防止芯片受到外界的物理損傷和化學腐蝕。

• 然后將重構晶圓載片移除，這樣可以將裸晶對外的輸入輸出接口（I/O）露出，為后續的布線和連接操作做好準備 。

3. 制作再布線層（RDL）

• 為了將裸晶上的接口（I/O）引出至方便焊接的位置，在晶圓上通過金屬布線工藝制作再布線層（RDL）。RDL的制作工藝有多種，如感光高分子聚合物+電鍍銅+蝕刻，首先在整個晶圓表面涂覆一層感光絕緣的PI材料，然后使用光刻機對感光絕緣層進行曝光顯影；感光絕緣層在200℃的環境下烘烤一小時后形成大約5微米厚的絕緣層；在175℃的環境下通過PVD設備在整個晶圓表面濺射Ti作為阻擋層（Barrier Layer）和Cu作為導電的種子層；再通過涂覆光刻膠曝光顯影；接著在暴露出來的Ti/Cu層上電鍍銅，用于增加銅層厚度，確保芯片線路的導電性；剝離光刻膠并蝕刻Ti/Cu種子層，此時第一層的RDL制作完成。重復上述步驟便可形成更多層的RDL線路。另一種工藝PECVD+Cu - damascene+CMP也可用于制作RDL，這種工藝使用SiO2或Si3N4作為絕緣層，并使用電鍍工藝在整個晶圓上沉積一層銅，然后使用CMP去除凹槽外多余的銅和種子層以制備RDL的銅導電層 。

4. 晶圓減薄

• 為使芯片成品更輕薄，對晶圓進行減薄加工。晶圓減薄可以采用化學機械拋光（CMP）等工藝，通過去除晶圓表面的部分材料，達到減小晶圓厚度的目的。減薄后的晶圓在后續的應用中可以更好地滿足電子設備對于小型化、輕量化的要求，同時也有助于提高芯片的散熱性能等 。

5. 植球

• 在再布線層（RDL）所連接的金屬焊盤上進行植球操作。植球是將焊膏和焊料球通過掩膜板進行準確定位，將焊料球放置于凸點下金屬層（UBM）上，UBM采用和RDL類似的工藝流程制作，然后將帶有焊料球的晶圓放入回流爐中，焊料經回流融化與UBM形成良好的浸潤結合，達到良好的焊接效果，這些焊料球將作為芯片與印刷電路板（PCB）連接的接口 。

6. 晶圓切割、芯片成品

• 最后將重構晶圓進行切割，以得到獨立的芯片。切割過程需要精確控制，確保每個芯片的完整性和性能，切割后的芯片就可以用于各種電子設備的組裝和應用了 。

三、扇出型晶圓級封裝工藝的關鍵技術

（一）重分布層（RDL）技術

1. RDL技術原理

• RDL技術是在晶圓表面沉積金屬層和相應的介質層，并形成金屬布線，在芯片上構建一層金屬線路網絡。它的主要作用是將裸片（芯片）的I/O（輸入/輸出）端口進行重新布局，把這些端口通過半導體工藝的方式延伸到芯片的表面，擴展布局到新的、占位更為寬松的區域，并形成面陣列排布。這樣一來，在封裝過程中就可以直接連接到重布線層上的觸點，而不只是連接到裸片的邊緣。例如，在傳統封裝中，裸片的I/O觸點通常位于芯片的邊緣或四周，限制了連接密度和封裝的靈活性，而RDL技術可以有效解決這個問題，提高了連接密度、降低了封裝難度，并提供了更靈活的布線選項，從而提高了封裝的靈活性和可靠性。由于RDL技術可以實現更短的信號傳輸路徑、更好的電熱性能和噪聲抑制能力，所以在對熱管理和信號完整性要求較高的應用中，如高性能計算、通信設備等，具有很大的優勢 。

2. RDL工藝步驟

• 首先在整個晶圓表面涂覆一層感光絕緣的PI材料，這層材料將作為后續工藝的基礎。

• 然后使用光刻機對感光絕緣層進行曝光顯影，通過光刻技術將設計好的電路圖案轉移到感光絕緣層上。

• 感光絕緣層在200℃的環境下烘烤一小時后形成大約5微米厚的絕緣層，烘烤過程有助于提高絕緣層的性能和穩定性。

• 在175℃的環境下通過物理氣相沉積（PVD）設備在整個晶圓表面濺射Ti作為阻擋層（Barrier Layer）和Cu作為導電的種子層，阻擋層可以防止不同金屬層之間的相互擴散，種子層則為后續的電鍍銅提供導電基礎。

• 再通過涂覆光刻膠曝光顯影，進一步確定需要電鍍銅的區域。

• 接著在暴露出來的Ti/Cu層上電鍍銅，電鍍銅的目的是增加銅層厚度，確保芯片線路的導電性，因為銅具有良好的導電性能。

• 最后剝離光刻膠并蝕刻Ti/Cu種子層，此時第一層的RDL制作完成。如果需要多層RDL線路，則重復上述步驟即可。

• 以感光高分子聚合物+電鍍銅+蝕刻這種常見的RDL工藝為例，其步驟如下：

（二）芯片的精確放置與定位技術

1. 芯片放置的準確性要求

• 在扇出型晶圓級封裝中，芯片位置的精確度非常關鍵。在重新建構排布時，必須要維持芯片從抓取到放置（Pick and Place）于載具上的位置不發生偏移，甚至在鑄模作業時，也不可發生偏移。因為如果芯片位置發生偏移，會導致后續的布線連接不準確，影響芯片的電氣性能和封裝的成品率。例如，在面朝下的先芯片處理工藝中，芯片的精確放置對于后續的RDL制程以及整個封裝的質量都有著至關重要的影響。如果芯片放置不準確，在移除載板并添加RDL制程時，可能會造成芯片與布線層之間的連接不良，或者導致芯片在后續的加工過程中受到不均勻的應力，從而產生翹曲等問題 。

2. 實現精確放置的技術手段

• 為了實現芯片的精確放置，通常會采用高精度的芯片拾取和放置設備。這些設備具有精確的定位系統，可以將芯片準確地放置在預定的位置上。同時，在放置過程中，還會采用視覺識別技術，通過攝像頭等設備對芯片的位置進行實時監測和調整。此外，載具的設計也對芯片的精確放置有著重要影響，載具需要具有高精度的平面度和定位結構，以確保芯片能夠穩定地放置在正確的位置上。

（三）晶圓的翹曲控制技術

1. 晶圓翹曲產生的原因

• 芯片放置于臨時載板的過程中，晶圓經過切割后，芯片在載板上重新排布時會產生翹曲（Warpage）問題。這是因為重新建構的晶圓含有塑膠、硅及金屬材料，硅與膠體的比例在X、Y、Z三方向不同，鑄模在加熱及冷卻時的熱脹冷縮會影響晶圓的翹曲行為。例如，在面朝下的先芯片處理工藝中，當移除載板并添加RDL制程時，由于材料的熱膨脹系數差異和工藝過程中的應力變化，容易導致晶圓翹曲。晶圓翹曲會影響芯片與其他部件的連接質量，增加封裝的難度和降低成品率 。

2. 翹曲控制的技術措施

• 為了控制晶圓的翹曲，可以從材料選擇、工藝優化和設備改進等方面入手。在材料選擇方面，可以選擇熱膨脹系數匹配的材料來制作芯片、載板和封裝材料等，減少由于材料差異導致的翹曲。例如，選擇合適的環氧樹脂材料用于塑封，可以降低其與硅芯片之間的熱膨脹系數差異。在工藝優化方面，合理控制加熱和冷卻的速率，避免溫度急劇變化導致的翹曲。在設備改進方面，采用高精度的壓力控制系統，在塑封等工藝過程中均勻施加壓力，減少應力不均勻導致的翹曲。

四、扇出型晶圓級封裝工藝流程的優勢與不足

（一）優勢

1. 封裝尺寸小

• 由于沒有引線、鍵合和塑膠工藝，封裝無需向芯片外擴展，使得扇出型晶圓級封裝（FOWLP）的封裝尺寸幾乎等于芯片尺寸。這種小型化的封裝尺寸符合現代電子設備對于小型化、輕薄化的發展趨勢，例如在智能手機、可穿戴設備等對空間要求苛刻的產品中，可以有效節省電路板空間，提高產品的集成度 。

2. 高傳輸速度

• 與傳統金屬引線產品相比，FOWLP一般有較短的連接線路。在高效能要求如高頻下，較短的連接線路可以減少信號傳輸的延遲，提高信號傳輸的速度和質量。例如在高速通信芯片的封裝中，扇出型晶圓級封裝可以更好地滿足高速信號傳輸的要求，有助于提高通信設備的性能 。

3. 高密度連接

• FOWLP可運用數組式連接，芯片和電路板之間連接不限制于芯片四周，提高了單位面積的連接密度。這使得在相同的芯片面積上可以實現更多的I/O連接點，滿足現代芯片對于多功能、高性能的需求。例如在多芯片模塊（MCM）封裝中，可以通過扇出型晶圓級封裝實現多個芯片之間的高密度連接，提高系統的集成度和性能 。

4. 生產周期短

• 扇出型晶圓級封裝從芯片制造到、封裝到成品的整個過程中，中間環節大大減少。相比于傳統的封裝工藝，它不需要進行引線框架的組裝、鍵合等復雜工序，生產效率高，周期縮短很多。這有助于提高芯片的生產效率，降低生產成本，并且可以更快地將產品推向市場，滿足市場的快速變化需求 。

5. 工藝成本低

• FOWLP是在硅片層面上完成封裝測試的，以批量化的生產方式達到成本最小化的目標。其成本取決于每個硅片上合格芯片的數量，隨著芯片設計尺寸減小和硅片尺寸增大的發展趨勢，單個器件封裝的成本相應地減少。而且FOWLP可充分利用晶圓制造設備，生產設施費用低。例如在大規模生產的情況下，扇出型晶圓級封裝可以通過規模經濟降低封裝成本，提高產品的競爭力 。

6. 異構集成能力

• 扇出型晶圓級封裝能夠實現多芯片和組件的異構集成。它可以將不同功能、不同工藝制造的芯片集成在一起，形成一個功能更強大、性能更優越的系統級封裝。例如，可以將處理器芯片、存儲器芯片和傳感器芯片等集成在一個封裝內，實現系統的小型化和高性能化，這在物聯網（IoT）設備、智能汽車等領域有著廣泛的應用前景 。

（二）不足

1. 焊接點的熱膨脹問題

• 因FOWLP的結構與球柵陣列（BGA）相似，FOWLP焊接點的熱膨脹情況與BGA非常相近，FOWLP中錫球的關鍵位置在芯片的下方，同樣在芯片和印刷電路板（PCB）之間也會發生熱膨脹系數不匹配的問題。當芯片在工作過程中溫度發生變化時，由于熱膨脹系數的差異，焊接點會受到應力的作用，可能導致焊接點的開裂、松動等問題，從而影響芯片的電氣連接和可靠性 。

2. 芯片位置的精確度要求高帶來的挑戰

• 如前面所述，在重新建構排布時，必須要維持芯片從抓取到放置（Pick and Place）于載具上的位置不發生偏移，甚至在鑄模作業時，也不可發生偏移。這種對芯片位置精確度的高要求增加了封裝工藝的難度。在實際生產過程中，要實現高精度的芯片放置需要昂貴的設備和復雜的技術手段，并且即使采用了這些措施，仍然存在芯片位置偏移的風險，一旦芯片位置發生偏移，就會影響封裝的質量和成品率 。

3. 晶圓的翹曲問題

• 芯片放置于臨時載板的過程中，晶圓經過切割后，芯片在載板上重新排布時產生的翹曲（Warpage）問題仍然是一個重大挑戰。盡管可以采取一些措施來控制翹曲，但由于涉及到多種材料的復合結構以及復雜的工藝過程，要完全解決翹曲問題仍然比較困難。晶圓翹曲會導致芯片與其他部件的連接不良，影響封裝的質量和性能，并且可能會導致芯片在后續的使用過程中出現可靠性問題 。

4. 模具移位問題

• 模具移位是扇出型晶圓級封裝中的另一個工藝難題，它是指放置在載體晶圓上和包覆成型過程中模具輕微移動。對于基于晶圓的技術來說，模具移位是一個挑戰，并且隨著對面板級封裝的尺寸變大，模具移位變得更加關鍵。模具移位會影響芯片的封裝形狀和尺寸精度，導致封裝不合格，增加生產成本 。

五、扇出型晶圓級封裝工藝流程實例分析

以蘋果公司在其A10處理器中采用的面朝下的先芯片處理工藝為例。

（一）工藝選擇的原因

1. 性能與成本的平衡

• 面朝下的先芯片處理工藝在滿足A10處理器性能要求的同時，能夠在成本方面達到較好的平衡。這種工藝可以利用已有的設備和技術基礎，通過合理的工藝優化來實現

先進芯片封裝清洗介紹

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。